CXMT 的容量提升 50% DRAM:5 個數字、1 個結論
單一記憶晶片的容量比前一代提高了 50%。這對於已經極為密集的晶片來說是重大進展。五個數字說明了製程如何完成。還有一個未公開的第六個數字,決定了這有多重要。我們將評估全部六個。
YouTube 可用您的語言播放本影片的音訊:開啟 ⚙ 設定 → 音軌。
關鍵數字
開場
單一記憶晶片的容量比前一代提高了 50%。這對於已經極為密集的晶片來說是重大進展。五個數字說明了製程如何完成。還有一個未公開的第六個數字,決定了這有多重要。我們將評估全部六個。
你正在看 Wafer Report。晶片如何製造,以及有什麼新發展。到最後你會知道如何根據密度、圖形製程和良率評估任何 DRAM 製程步驟。
背景
公告很簡單。CXMT 已開始大規模生產其第五代 DRAM 製程,稱為 G5。首批產品是二十四 Gb LPDDR5X 晶片,為行動設備製造。二十四 Gb 等於單一晶片上的三 GB。先前可比較的產品容量是十六 Gb。
許多標題稱 G5 為十二奈米製程。這是一個簡化。真實的數字是 11.95 nm,它測量的是一個特定的維度,稱為有源區半間距。這不是邏輯晶片中那種節點名稱的概念。所以我們不會比較名稱。我們會比較測量值。
要評估 DRAM 步驟,我們要問三個問題。位元密度:一個晶片上能放多少位元?圖形製程成本:印製這些形狀有多難,需要多少步驟才能印製這些形狀?良率:最後有多少完成的晶片確實能正常工作?這個影片中的每一個數字都回答其中一個問題。記住它們。
運作方式
首先,看一個 DRAM 單元的圖示。一個電晶體和一個電容器。電容器保持微小的電荷。有電荷表示一。沒有電荷表示零。單一晶片裡有數十億個這樣的單元,排成一個網格。縮小網格,同樣的晶片就能容納更多的位元。這就是全部。
第一個數字。11.95 nm。這是有源區半間距。有源區是晶片中電晶體形成的矽。間距是從一個有源條帶到下一個重複之間的距離。半間距是那個距離的一半。這裡,完整間距是 23.9 nm。這回答了我們的第一個問題,位元密度。間距越小,相同空間裡的單元就越多。
你要怎樣印製這麼緊密的線條?一次曝光無法輕易完成。CXMT 使用四重圖形。想法是將一個困難的圖形分成四個更簡單的,透過重複的沉積和蝕刻步驟建立。最終間距是一次曝光所印製間距的四分之一。CXMT 說它也使用了數位模擬來開發製程。每一個增加的步驟都消耗時間,並增加出錯的機率。這回答了第二個問題,圖形製程成本。
第二個數字。六千七百六十二 nm。CXMT 說其經過 DRAM 最佳化的高 K 金屬閘極製程減少了核心單元陣列的高度到這個數字。以下是我們自己計算的比較。用六千七百六十二除以 23.9。答案約為二百八十三。陣列高度約等於二百八十三個間距長度。其他條件相同,較小的陣列為單元留下更多的晶片面積。
第三個數字。四十五比一。這是儲存電容器的縱橫比。隨著單元縮小,電容器無法保持寬度。所以它變得深。想象一根飲用吸管直立。四十五比一表示深度是寬度的四十五倍。CXMT 說經過修改的製程流程和新材料(未具體說明)使得這成為可能。
SK 海力士說電容器縱橫比將需要超過一百比一,一旦臨界尺寸降到十 nm 以下。所以四十五比一低於該預測的一半。這不是缺陷。這是路上的一個標誌,它顯示還有多少空間在下一個難關之前。
為什麼深度這麼困難?首先,蝕刻。孔洞必須從上到下保持筆直。其次,沉積。薄層必須均勻地覆蓋底部,就像覆蓋頂部一樣。第三,穩定性。高而窄的結構可能傾斜。分析師指出高縱橫比使蝕刻、沉積、機械穩定性和高良率製造的難度大大增加。這是良率風險所在。
第四個數字。50%。這是每個晶片的容量增益。二十四 Gb,相比現有產品的十六 Gb。這是這個故事中兩個 50% 中的第一個。它回答了產品層面的第一個問題。這些晶片有兩種封裝格式,為了不同的行動設備設計。
第五個數字也是 50%。但它是不同的 50%。CXMT 說 G5 至少比前一代產生 50% 更多的晶片(毛數)每片晶圓。看看基線。這是八 Gb 晶片,不是二十四 Gb 產品。所以一個數字計算每個晶片的位元數。另一個計算每片晶圓的晶片數。
現在注意「毛」這個詞。毛晶片是在缺陷篩選前計算的。良率是實際能正常運作的比例。CXMT 未公開良率。所以沒人能計算出每片晶圓的良好晶片數,或每位元的成本。這就像計算進入烤箱的每一條麵包,卻不計算燒焦的。
代表什麼
那對你來說有什麼改變?你能現在用三個問題而不是一個標題來閱讀記憶體公告。而且你能檢查每個數字的單位、其基線和它計算的內容。我們把這應用到 G5。
第一個檢查:這個數字是關於晶片還是晶圓?二十四 Gb 是晶片數字。50% 更多毛晶片是晶圓數字。第二個檢查:什麼是基線?十六 Gb 還是八 Gb?第三個檢查:它是在缺陷篩選前還是之後測量的?這三個檢查能抓住大多數令人困惑的記憶體標題。
現在是結論,每個問題一行。位元密度:強勁。二十四 Gb 每晶片和 11.95 nm 半間距都有報告。圖形製程成本:真正的進展,但成本未知。四重圖形有效,但增加了步驟。良率風險:未知。那個能解決它的數字缺失。這是我們的意見,基於已發布的數字。
這在實踐中可能意味著什麼?一個三 GB 的晶片是一個更大的建置單位。十六 Gb 提供二 GB。設備設計師可以用更少的晶片達到給定的記憶體大小,如果這些產品如聲稱的那樣執行。功耗和速度數據尚未公開,所以我們還無法說它們如何比較。
另一種觀點
這是誠實的限制。沒有良率和每位元成本,生產力無法驗證。而 11.95 只是一個維度。它無法讓我們假定與任何其他製造商的部分相同的速度、功耗或密度。另外,四十五比一遠低於十 nm 以下 DRAM 的預測需求。進展是真實的。前方的路還很長。
重點整理
結論:G5 在密度和圖形製程上是真正的進展,缺失的數字是良率。根據單位、基線和它計算的內容閱讀每個記憶體標題。接下來,我們看看記憶體晶片如何堆疊成高頻寬記憶體。
資料來源
本影片的每個數字都已依據以下來源核實。引文以來源的原始語言呈現。
- tomshardware.com/pc-components/dram/chinas-cxmt-hits-12nm-class-dram-milesto
“China's DRAM champion CXMT has begun mass production using its 5th-generation DRAM process technology.”
“The first disclosed mass-produced devices using G5 are said to be 24Gb LPDDR5X devices, which have already entered mass production.”
“CXMT says its new process technology — G5, as the company calls it — reduces DRAM's active-area half-pitch to 11.95nm using quadruple-patterning lithography.”
最後核實: 2026-09-24 - en.sedaily.com/international/2026/09/20/chinas-cxmt-starts-mass-production
“At 24Gb, a single DRAM die holds 3 gigabytes, 50% more than existing 16Gb products.”
“The comparison, however, counts total dies before defects are screened out, which differs from the yield that determines actual shipments.”
最後核實: 2026-09-24 - techmonitor.ai/news/cxmt-begins-mass-production-of-fifth-generation-dram-p
“The company indicated it developed the G5 Platform using digital simulation tools and by working with domestic chip equipment suppliers on key manufacturing processes.”
“It also stated that the new platform can produce at least 50% more gross chip dies per wafer compared with its previous generation, based on an 8Gb chip baseline.”
最後核實: 2026-09-24 - 我們的計算
Twenty-four gigabits equals 3 gigabytes = 24 / 8
- 我們的計算
Array height (6,762nm) divided by full pitch (23.9nm) equals approximately 283 pitch lengths = 6762 / 23.9
- 我們的計算
One G5 die of 24Gb holds 3 gigabytes = 24 / 8
- 我們的計算
16Gb previous generation parts held 2 gigabytes per die = 16 / 8
更正
發布以來無更正。