DRAM 50% más grande de CXMT: 5 números, un veredicto

Introducción

Un chip de memoria ahora contiene cincuenta por ciento más datos que el anterior. Ese es un gran salto para un chip que ya estaba muy comprimido. Cinco números explican cómo se hizo. Un sexto número, que no fue publicado, decide cuánto importa. Calificaremos los seis.

Estás viendo Wafer Report. Cómo se hacen los chips, y qué hay de nuevo. Al final, sabrás cómo calificar cualquier paso de proceso DRAM por densidad, patterning y rendimiento.

Contexto

El anuncio es simple. CXMT ha iniciado la producción en masa de su proceso DRAM de quinta generación, que llama G5. Los primeros productos son chips LPDDR5X de veinticuatro gigabits, hechos para dispositivos móviles. Veinticuatro gigabits son tres gigabytes en un solo chip. Las partes comparables anteriores tenían dieciséis gigabits.

Muchos titulares llaman a G5 un proceso de doce nanómetros. Esa es una simplificación. La cifra real es once punto nueve cinco nanómetros, y mide una dimensión específica, llamada active-area half-pitch. No es un nombre de nodo de la forma que lo usan los logic chips. Así que no vamos a comparar nombres. Compararemos mediciones.

Para calificar un paso DRAM, hacemos tres preguntas. Densidad de bits: ¿cuántos bits caben en un chip? Costo de patterning: ¿qué tan difícil es, y cuántos pasos toma, imprimir las formas? Riesgo de rendimiento: ¿cuántos chips terminados funcionarán realmente? Cada número en este video responde a uno de estos. Tenedlo en mente.

Cómo funciona

Primero, una imagen de una celda DRAM. Un transistor y un capacitor. El capacitor mantiene una pequeña carga eléctrica. Carga presente significa uno. Ausencia de carga significa cero. Un solo chip contiene miles de millones de estas celdas, arregladas en una cuadrícula. Encoge la cuadrícula, y el mismo chip puede contener más bits. Ese es el juego completo.

Número uno. Once punto nueve cinco nanómetros. Este es el active-area half-pitch. El área activa es el silicio donde se forman los transistores. Pitch es la distancia de una franja activa a la siguiente repetición. Half-pitch es la mitad de esa distancia. Aquí, el pitch completo es veintitrés punto nueve nanómetros. Esto responde nuestra primera pregunta, densidad de bits. Un pitch más pequeño significa más celdas en el mismo espacio.

¿Cómo imprimes líneas tan cerca? Una exposición no puede hacerlo fácilmente. CXMT usa quadruple patterning. La idea es dividir un patrón difícil en cuatro más fáciles, construido a través de pasos de deposición y grabado repetidos. El pitch final es una cuarta parte de lo que una exposición imprime. CXMT dice que también usó simulación digital para desarrollar el proceso. Cada paso añadido cuesta tiempo, y añade una oportunidad de error. Esto responde la pregunta dos, costo de patterning.

Número dos. Seis mil setecientos sesenta y dos nanómetros. CXMT dice que su proceso optimizado para DRAM high-K metal gate redujo el alto de la core cell array a esta cifra. Aquí hay una comparación de nuestra propia aritmética. Divide seis mil setecientos sesenta y dos por veintitrés punto nueve. El resultado es aproximadamente doscientos ochenta y tres. El alto del array es aproximadamente doscientos ochenta y tres longitudes de pitch. Todo lo demás igual, un array más pequeño deja más área de chip para celdas.

Número tres. Cuarenta y cinco a uno. Esta es la relación de aspecto del capacitor de almacenamiento. A medida que las celdas se encogen, el capacitor no puede permanecer ancho. Así que crece profundo. Imagina un popote de beber de pie en su extremo. Cuarenta y cinco a uno significa que la profundidad es cuarenta y cinco veces el ancho. CXMT dice que un proceso de flujo modificado y nuevos materiales, que no nombró, lo hicieron posible.

SK hynix dice que las relaciones de aspecto del capacitor necesitarán exceder cien a uno una vez que las dimensiones críticas caen por debajo de diez nanómetros. Así que cuarenta y cinco a uno es menos de la mitad de esa proyección. Esto no es un defecto. Es un marcador en el camino, y muestra cuánto espacio hay antes de la próxima pared dura.

¿Por qué es tan difícil ser profundo? Primero, grabado. El agujero debe mantenerse recto de arriba a abajo. Segundo, deposición. Capas delgadas deben recubrir el fondo tan uniformemente como la parte superior. Tercero, estabilidad. Una estructura alta y delgada puede inclinarse. Los analistas notan que las relaciones de aspecto altas hacen que el grabado, la deposición, la estabilidad mecánica y la fabricación de alto rendimiento sean considerablemente más desafiantes. Aquí es donde vive el riesgo de rendimiento.

Número cuatro. Cincuenta por ciento. Esa es la ganancia de capacidad por chip. Veinticuatro gigabits, contra dieciséis gigabits para productos existentes. Es el primero de dos cincuenta por cientos en esta historia. Responde la pregunta uno a nivel de producto. Los chips vienen en dos formatos de empaque, hechos para diferentes diseños de dispositivos móviles.

Número cinco también es cincuenta por ciento. Pero es un cincuenta por ciento diferente. CXMT dice que G5 produce al menos cincuenta por ciento más chips brutos por oblea que la generación anterior. Mira la línea de base. Es un chip de ocho gigabits, no la parte de veinticuatro gigabits. Entonces un número cuenta bits por chip. El otro cuenta chips por oblea.

Ahora nota la palabra bruto. Los chips brutos se cuentan antes de que se filtren los defectos. El rendimiento es la parte que realmente funciona. CXMT no ha revelado el rendimiento. Así que nadie afuera puede calcular chips buenos por oblea, o el costo por bit. Es como contar cada pan que entra al horno, sin contar los que se queman.

Qué significa

Entonces, ¿qué cambia para ti? Puedes ahora leer un anuncio de memoria con tres preguntas, en lugar de un titular. Y puedes verificar cada número por su unidad, su línea de base, y lo que cuenta. Déjanos aplicar eso a G5.

Primera verificación: ¿este número es sobre un chip, o sobre una oblea? Veinticuatro gigabits es un número de chip. Cincuenta por ciento más chips brutos es un número de oblea. Segunda verificación: ¿cuál es la línea de base? ¿Dieciséis gigabits, u ocho gigabits? Tercera verificación: ¿se midió antes o después de la detección de defectos? Estas tres verificaciones atrapan la mayoría de titulares de memoria confusos.

Ahora el veredicto, una línea para cada pregunta. Densidad de bits: fuerte. Veinticuatro gigabits por chip y un half-pitch de once punto nueve cinco nanómetros se informan ambos. Costo de patterning: progreso real, con el costo desconocido. Quadruple patterning funciona, y añade pasos. Riesgo de rendimiento: abierto. El número que lo resolvería falta. Esta es nuestra opinión, basada en las cifras publicadas.

¿Qué podría significar esto en la práctica? Un chip de tres gigabytes es un bloque de construcción más grande. Dieciséis gigabits daban dos gigabytes. Un diseñador de dispositivos puede alcanzar un tamaño de memoria dado con menos chips, si las partes funcionan como se afirma. Las cifras de potencia y velocidad no han sido publicadas, así que aún no podemos decir cómo se comparan.

La otra cara

Aquí está el límite honesto. Sin rendimiento y costo por bit, la productividad no puede ser verificada. Y once punto nueve cinco es una dimensión. No nos permite asumir velocidad igual, potencia o densidad con los chips de cualquier otro fabricante. Además, cuarenta y cinco a uno se sitúa bien por debajo de la necesidad proyectada de DRAM sub-diez-nanómetro. El progreso es real. El camino por delante es aún largo.

Conclusión

La conclusión: G5 es un progreso real en densidad y patterning, y el número faltante es rendimiento. Lee cada titular de memoria por su unidad, su línea de base, y lo que cuenta. A continuación, veremos cómo se apilan los chips de memoria para hacer memoria de alto ancho de banda.