CXMTs 50% größere DRAM: 5 Zahlen, ein Urteil

Einleitung

Ein Speicherchip enthält nun 50 % mehr Daten als der vorherige. Das ist ein großer Sprung für einen Chip, der bereits dicht gepackt war. Fünf Zahlen erklären, wie es gemacht wurde. Eine sechste Zahl, die nicht veröffentlicht wurde, entscheidet, wie sehr sie zählt. Wir werden alle sechs bewerten.

Du schaust Wafer Report. Wie Chips hergestellt werden und was neu ist. Am Ende wirst du wissen, wie du jeden DRAM-Prozessschritt nach Dichte, Strukturierung und Ausbeute bewertest.

Hintergrund

Die Ankündigung ist einfach. CXMT hat die Massenproduktion seines DRAM-Prozesses der fünften Generation, den es G5 nennt, begonnen. Die ersten Produkte sind 24-Gigabit-LPDDR5X-Chips für Mobilgeräte. 24 Gigabit sind drei Gigabyte auf einem einzelnen Die. Die vorherigen vergleichbaren Teile enthielten 16 Gigabit.

Viele Schlagzeilen nennen G5 einen 12-Nanometer-Prozess. Das ist eine Vereinfachung. Die echte Zahl ist 11,95 Nanometer, und es misst eine spezifische Dimension, genannt the active-area half-pitch. Es ist keine Knotennummer in der Weise, wie Logik-Chips den Begriff verwenden. Also werden wir nicht Namen vergleichen. Wir werden Messungen vergleichen.

Um einen DRAM-Schritt zu bewerten, stellen wir drei Fragen. Bitdichte: Wie viele Bits passen auf einem Die? Patterning-Kosten: Wie schwierig ist es, und wie viele Schritte sind notwendig, um die Formen zu drucken? Yield-Risiko: Wie viele fertige Dies werden tatsächlich funktionieren? Jede Zahl in diesem Video beantwortet eine davon. Merkt sie euch.

So funktioniert es

Zunächst ein Bild einer DRAM-Zelle. Ein Transistor und ein Kondensator. Der Kondensator speichert eine winzige elektrische Ladung. Vorhandene Ladung bedeutet eins. Fehlende Ladung bedeutet null. Ein einzelnes Die enthält Milliarden dieser Zellen, in einem Raster angeordnet. Verkleinere das Raster, und das gleiche Die kann mehr Bits halten. Das ist das ganze Spiel.

Nummer eins. 11,95 Nanometer. Das ist die active-area half-pitch. Der aktive Bereich ist das Silizium, wo die Transistoren gebildet werden. Pitch ist der Abstand von einem aktiven Streifen zur nächsten Wiederholung. Half-pitch ist die Hälfte dieses Abstands. Hier ist die volle Pitch 23,9 Nanometer. Dies beantwortet unsere erste Frage, Bitdichte. Ein kleinerer Pitch bedeutet mehr Zellen in demselben Raum.

Wie druckst du Linien so dicht beieinander? Eine Belichtung kann das nicht einfach tun. CXMT verwendet quadruple patterning. Die Idee ist, ein schwieriges Muster in vier einfachere aufzuteilen, aufgebaut durch wiederholte Abscheidungs- und Ätzschritte. Das endgültige Pitch ist ein Viertel von dem, was eine Belichtung druckt. CXMT sagt, dass es auch digitale Simulation zur Entwicklung des Prozesses verwendete. Jeder zusätzliche Schritt kostet Zeit und erhöht die Fehlerwahrscheinlichkeit. Dies beantwortet Frage zwei, Patterning-Kosten.

Nummer zwei. 6.762 Nanometer. CXMT sagt, dass sein DRAM-optimierter high-K metal gate Prozess die Höhe des core cell array auf diese Zahl reduzierte. Hier ist ein Vergleich aus unserer eigenen Arithmetik. Teile 6.762 durch 23,9. Die Antwort ist etwa 283. Die Array-Höhe entspricht ungefähr 283 Pitch-Längen. Alles andere gleich, ein kleineres Array hinterlässt mehr Die-Fläche für Zellen.

Nummer drei. 45 zu eins. Das ist das Seitenverhältnis des Speicherkondensators. Wenn Zellen schrumpfen, kann der Kondensator nicht breit bleiben. Also wird er tief. Stell dir einen Strohhalm vor, der auf seinem Ende steht. 45 zu eins bedeutet, dass die Tiefe 45 mal die Breite ist. CXMT sagt, dass ein modifizierter Prozessfluss und neue Materialien, die es nicht benannt hat, dies möglich machten.

SK hynix sagt, dass Kondensator-Seitenverhältnisse 100 zu eins überschreiten müssen, sobald kritische Dimensionen unter 10 Nanometer fallen. Also 45 zu eins ist unter der Hälfte dieser Projektion. Dies ist kein Fehler. Es ist ein Marker auf der Straße, und es zeigt, wie viel Platz verbleibt, bevor die nächste harte Mauer erreicht wird.

Warum ist tief so schwierig? Zunächst Ätzen. Das Loch muss von oben nach unten gerade bleiben. Zweites, Abscheidung. Dünne Schichten müssen den Boden so gleichmäßig wie die Oberseite beschichten. Dritte, Stabilität. Eine hohe, dünne Struktur kann sich neigen. Analysten merken an, dass hohe Seitenverhältnisse Ätzen, Abscheidung, mechanische Stabilität und hochwertige Fertigung erheblich schwieriger machen. Hier ist, wo das Yield-Risiko lebt.

Nummer vier. 50 %. Das ist der Kapazitätsgewinn pro Die. 24 Gigabit gegen 16 Gigabit für bestehende Produkte. Es ist die erste von zwei 50%-Angaben in dieser Geschichte. Es beantwortet Frage eins auf Produktebene. Die Chips sind in zwei Paketformaten erhältlich, hergestellt für verschiedene Mobilgeräte-Designs.

Nummer fünf ist auch 50 %. Aber es ist ein anderes 50 %. CXMT sagt, dass G5 mindestens 50 % mehr Brutto-Dies pro Wafer erbringt als die vorherige Generation. Schau dir die Baseline an. Es ist ein 8-Gigabit-Chip, nicht der 24-Gigabit-Teil. Also zählt eine Zahl Bits pro Die. Die andere zählt Dies pro Wafer.

Beachte nun das Wort Brutto. Brutto-Dies werden gezählt, bevor Mängel herausgefiltert werden. Ausbeute ist der Anteil, der tatsächlich funktioniert. CXMT hat keine Ausbeute angegeben. Also kann niemand außen gute Dies pro Wafer berechnen oder die Kosten pro Bit. Es ist wie das Zählen jedes Laibs, das in den Ofen kommt, ohne die zu zählen, die verbrennen.

Was das bedeutet

Was ändert sich also für dich? Du kannst nun eine Speicherankündigung mit drei Fragen lesen, statt einer Schlagzeile. Und du kannst jede Zahl auf ihre Einheit, ihre Baseline und was sie zählt, überprüfen. Lass uns das auf G5 anwenden.

Erste Überprüfung: Ist diese Zahl über ein Die oder über einen Wafer? 24 Gigabit ist eine Die-Zahl. 50 % mehr Brutto-Dies ist eine Wafer-Zahl. Zweite Überprüfung: Was ist die Baseline? 16 Gigabit oder 8 Gigabit? Dritte Überprüfung: Wurde es gemessen, bevor oder nach Fehlersichtung? Diese drei Überprüfungen fangen die meisten verwirrenden Memory-Schlagzeilen.

Nun das Urteil, eine Zeile für jede Frage. Bitdichte: Stark. 24 Gigabit pro Die und eine 11,95-Nanometer-half-pitch sind beide berichtet. Patterning-Kosten: echter Fortschritt, mit unbekannten Kosten. Quadruple patterning funktioniert, und es fügt Schritte hinzu. Yield-Risiko: offen. Die eine Zahl, die das lösen würde, fehlt. Dies ist unsere Meinung, basierend auf den veröffentlichten Zahlen.

Was könnte dies praktisch bedeuten? Ein Die von drei Gigabyte ist ein größerer Baustein. 16 Gigabit ergab zwei Gigabyte. Ein Gerätedesigner kann eine bestimmte Speichergröße mit weniger Dies erreichen, wenn die Teile wie behauptet funktionieren. Leistungs- und Geschwindigkeitswerte haben nicht veröffentlicht, also können wir noch nicht sagen, wie sie sich vergleichen.

Die Gegenseite

Hier ist die ehrliche Grenze. Ohne Ausbeute und Kosten pro Bit kann Produktivität nicht überprüft werden. Und 11,95 ist eine Dimension. Es erlaubt uns nicht, gleiche Geschwindigkeit, Leistung oder Dichte mit Teilen eines anderen Herstellers anzunehmen. Auch 45 zu eins liegt gut unter dem projizierten Bedarf für Sub-10-Nanometer-DRAM. Der Fortschritt ist real. Der Weg nach vorne ist immer noch lang.

Fazit

Das Wichtigste: G5 ist echter Fortschritt bei Dichte und Strukturierung, und die fehlende Zahl ist Ausbeute. Lesen Sie jede Memory-Schlagzeile nach ihrer Einheit, ihrer Baseline und was sie zählt. Nächstes schauen wir uns an, wie Speicher-Dies gestapelt werden, um Hochbandbreitenspeicher herzustellen.