Wafer Report

コンピュータチップはこう作られる:実際の全ステップ

チップ製造の15ステップを検索する。Intelは数千だと言う。実態はこう――なぜそれが重要なのか。

公開日 2026-09-23最終確認日 2026-09-221 分で読めます

YouTubeではこの動画をあなたの言語の音声で再生できます:⚙ 設定 → 音声トラック。

主要な数字

300 mm
標準ウェーハの直径
出典を見る ↗
1,100°C
酸化炉の温度
出典を見る ↗
1
スケール比較 — One nanometer
出典を見る ↗
100,000
スケール比較 — Human hair width
出典を見る ↗
13.5 nm
EUV露光の波長
出典を見る ↗
30%
フロントエンドステップのクリーニング比率
出典を見る ↗
25 µm
ワイヤボンド直径
出典を見る ↗
115,000
2030年までの米国セミコンダクター雇用 — Jobs projected
出典を見る ↗
67,000
2030年までの米国セミコンダクター雇用 — Could go unfilled
出典を見る ↗
$1,000.0B
グローバルセミコンダクター販売 (2030 (proj.))
出典を見る ↗
40%
Rapidusのランプアップ速度目標
出典を見る ↗

はじめに

チップ製造の15ステップを検索する。Intelは数千だと言う。実態はこう――なぜそれが重要なのか。

ご視聴の方はWafer Reportです。チップ製造のしくみと最新情報をお伝えします。視聴後には、実際のファブが従う順序がわかります。インゴットから出荷チップまで。

背景

本チャンネルはエンジニア、学生、そして単に知りたい人のための、ファブが実際に実行する本当のプロセスをお伝えします。――4ステップの単純版ではなく。見終わるまでに、あなたはすべての主要なフェーズを順番に、許容値とタイミングとともに見ることができます。

なぜ意見が分かれるのか。よく使われるフレームワークはプロセス全体を15の主要ステージにまとめます。ファブはそれぞれの中に数百の異なるステップを説明します。そしてIntelは裸のウェーハは工場を出る前に数千の操作を実行すると言います。これら3つの数字は同じ旅を説明しているだけで、異なるズームレベルです。

十分ズームアウトすると全体が形になります。フロントエンド処理、つまり実際のトランジスタを構築することが全体で最も長いです。アセンブリとテストがさらに約6週間を追加します。開始から終了まで、チップは最大26週間かかることがあります。発注から配送まで。

仕組み

ファブのフロントエンドを歩いてみましょう――空のシリコンウェーハが実際に動作する回路になる段階、一度に1層ずつ。ここでその数千の大多数の個々のステップが実際に起こります。週ごとに。

シリコンの単一結晶から始まります。円柱状のインゴットに成長させ、ダイヤモンドブレードまたはワイヤソーで薄いディスクにスライスされます。今日の標準ウェーハは直径200または300ミリメートルです。単一の300ミリメートルウェーハは数百、時には数千の個々のチップを生成できます。

いかなる回路を構築する前に、そのウェーハ表面はほぼ完璧である必要があります。わずかなストレイパーティクルでさえ形成されたトランジスタを損なうのに十分だと考えられています。だからクリーニングは単なる1回のステップではなく――何度も繰り返されます。その後のほぼすべてのステージの間に。

最初の本当の変換は酸化です。ウェーハは拡散炉に入り、900度から1100度のセルシウスの酸素にさらされ、薄いシリコンジオキサイドの正確な層が成長します。これは後で回路層の間の絶縁体として機能します。

なぜ残りがこのように正確である必要があるかを理解するために、スケールを比較してください。単一のナノメートル、チップメーカーが使用する単位は、人間の毛髪の幅の約100,000分の1です。ここから先のすべての層はその尺度の分数で構築・整列されます。

回路パターン自体は光で印刷されます。古い層は深紫外線レーザーを使いますが、最も新しい、最も小さい機能は極端な紫外線で印刷されます。波長はわずか13.5ナノメートル――短い波長では単純に解決できない詳細を解決できます。

そのパターンを印刷するには、実は3つの別々の焼成が必要です。脱水焼成が表面を乾燥させます慎重に制御された高温で。露光後焼成が約100~130度でパターンを設定します。ハード焼成がエッチング前にレジストを所定の位置にロックします。

ここがシーケンスがスクランブルできない理由です。新しい各層はその下の層に合わせる必要があります。最新のスキャナーはその整列をナノメートル以下の精度で保ちます。この段階でのナノメートルスケールのエラーでさえ、チップ全体を失敗させる可能性があります。これがリソグラフィがプロセス内で単一の最も重要なステージとして扱われる理由です。

その精度はまたクリーニングがそれほど頻繁に出現する理由です。フロントエンド全体で、クリーニングサイクルはすべての処理ステップのほぼ3分の1を占めます。エッチング、堆積、そしてリソグラフィシーケンスのすべてを追加して繰り返すと、フロントエンド処理だけで完了する前に数百のステップを合計します。

これまでのところ、それはおおよそストーリーの半分――トランジスタ自体は層ごとに構築・整列されます。何が残されているのは、すべてのその精度がはるかに容赦のない何かに対してテストされるところ:現実世界。1つの悪い接続がチップの動作を終わらせることができます。

完成したウェーハは個々のダイにスライスされ、各ダイはそのパッケージに接続されます。ワイヤボンディングで――超微細な金のワイヤ、わずか約25マイクロメートルの厚さ。薄くてメートルの百万分の1で測定できます。熱と圧力で溶接されます。

そこからチップはアセンブリとテストを通過します――Intelはこれを6つの主要フェーズとして構成し、電気的、熱、機能テストのバッテリーで終わります。何も3つすべてを生き残るまで出荷されません。

意味すること

では、なぜこのすべてがあなたに重要なのか――シリコンを構築するのではなく見ている人にとってですか?知る価値のある2つの数字があります。開始するには、このようなファブを実行するために実際に誰が採用されているか。

まず、これらすべての背後にある労働力は増えています。米国のセミコンダクター業界は2030年までに約115,000のジョブを追加すると予測されています。ただし、現在のトレーニング速度では、約67,000のそれらの役割は埋まらない可能性があります。材料科学、化学を学んでいるなら、または電気工学、それは本当の機会です。

次に、この業界の規模は増加し続けています。グローバルセミコンダクター販売は791に達しました20/25年で10億ドル。前年比25パーセント増で、業界は2030年までに1兆ドルを超えると予測されています。あなたが所有するすべてのデバイスはあなたが見たばかりのシーケンスを通して構築されたものの上で実行されます。

第3に、プロセス自体はより速くなり続けています。Rapidus、シングルウェーハ処理を中心に構築されたチップメーカーは、AI駆動とペアにされたコントロールで、マス生産ランプを40パーセント高速化するのをターゲットにしています。これは業界平均ではなく企業固有のターゲットですが、フィールドがどこに向かっているかを示唆しています。

反対の見方

正直な注意点:15ステップのフレーミング、あなたが検索したものは単純化であり、このビデオもそうです。実際のファブはそれらのステージ内でいくつかの百の個別の操作を実行し。正確な順序は製造元によって異なり、フロントエンド、タイミングだけでノードに応じて大きく異なります。あなたが見たばかりのことを考えてください。それは完全な解剖学ではなく骨格として。

まとめ

15ステップ、数百の操作、数千の個々のアクション――3つの数字はすべて真実です。ただ異なる解像度で。次に、私たちはリソグラフィスキャナーの内部に行き、ここで光は物理を曲げ、ウイルスより小さな回路を描きます。

出典

この動画の数字はすべて以下の出典で確認済みです。引用は原文の言語で表示しています。

  1. orbray.com/magazine_en/archives/4533
    “The 15 steps of semiconductor manufacturing”
    “Large blocks of single-crystal silicon, called ingots, are sliced into thin disks using diamond blades or wire saws. Typically, these disks are 200 mm (8 inches) or 300 mm (12 inches) in diameter”
    “Hundreds or even thousands of chips can be created on a single 300 mm wafer”
    最終確認日: 2026-09-22
  2. newsroom.intel.com/tech101/how-silicon-die-become-chip-packages
    “bare wafer enters the fab, undergoes thousands of processing steps over several weeks and exits the fab”
    “Here's an overview of the six major phases each chip undergoes through assembly and test”
    “Chips undergo a series of electrical, heat and functional tests before they're shipped to customers”
    最終確認日: 2026-09-22
  3. rapidus.inc/en/tech/te0009/
    “Cleaning is repeated at many stages, accounting for roughly 30% of all processing steps in the front-end process, which can total several hundred steps”
    “The wafer surface is exposed to an oxygen atmosphere in a diffusion furnace at high temperatures of around 900–1100°C”
    “One nanometer is 1/100,000 of a hair—humanity's most precise manufacturing”
    最終確認日: 2026-09-22
  4. blog.alku.com/technology/semiconductor-manufacturing-process-steps
    “Back-end: Dicing, packaging, electrical integration, burn-in, and final validation... +6 weeks (ATP phase)”
    “Once assembly, testing, packaging, and delivery are included, the full process can take up to 26 weeks from order to customer delivery”
    “The U.S. semiconductor industry is projected to add ~115,000 jobs by 2030, but ~67,000 of those roles, or 58%, could go unfilled at current education and training rates”
    最終確認日: 2026-09-22
  5. uprtek.com/en/blogs/photolithography
    “After exposure, the wafer undergoes a post-exposure bake, typically between 100°C and 130°C”
    “Modern lithography scanners can align new layers of circuit patterns to previous layers with sub-nanometer accuracy”
    “For multi-layer chips, this alignment step is repeated many times, and even nanometer-scale errors can cause functional failure”
    最終確認日: 2026-09-22

訂正

公開以降、訂正はありません。